デッドタイムが最小のデジタル的に補償されるプロセストランスミッタ

专利摘要:
プロセストランスミッタ（１０）は、プロセスパラメータの関数としてアナログプロセス信号を生成するためのセンサ（１２）を含む。補償されていないアナログプロセス信号は、Ａ／Ｄコンバータ（１４）によってデジタル化され、デジタルプロセッサ（１８）によってデジタル的に補償される。また、アナログ−デジタルコンバータ（１４）からのデジタル化された信号は、バンドパスフィルタリングされる。デジタル的に補償された信号とバンドパスフィルタリングされた信号とを結合させて、トランスミッタ出力を生成する。
公开号:JP2011511382A
申请号:JP2010545873
申请日:2009-02-05
公开日:2011-04-07
发明作者:ジョン；ポール シュルテ；スティーヴン；リチャード トリンブル；トロイ；マイケル レラー
申请人:ローズマウント インコーポレイテッド；
IPC主号:G08C19-02

专利说明:

[0001] 本発明は、プロセストランスミッタに関する。具体的には、本発明は、改良された動的性能とともにデジタル補償を特徴とするプロセストランスミッタである。]
背景技術

[0002] プロセストランスミッタは、差圧、ゲージ圧、絶対圧、流体流れ、液位、温度、ｐＨなどのような工業的なプロセスパラメータ（またはプロセス変数）を監視するために使用される。最近の高性能のプロセストランスミッタは、全誤差を低くするためにデジタル信号補償を使用する。補償されていないプロセス信号は、アナログ−デジタル（Ａ／Ｄ）コンバータを使用してデジタル化され、デジタル補償のためにホストマイクロコントローラに送られる。また、周囲温度情報もデジタル化され、温度補償を目的としてホストコントローラに送られる。工場キャラクライゼーションは、デバイス出力を非常に線形とし、温度補償することができるようにする補正係数を生成し、それにより静的入力条件に対する全誤差が非常に小さくなる。]
[0003] このデジタル補償スキームの１つの結果として、動的性能が犠牲となっていた。デジタル補償プロセスだけでなくＡ／Ｄプロセスにより、かなりの量のデッドタイムがトランスミッタに加えられる。デジタル補償を有する典型的なプロセストランスミッタのデッドタイムは、１００ミリ秒から５００ミリ秒に及ぶことがある。パルプ／ペーパーヘッドヘッドボックス圧力制御のような高速制御ループを必要とするアプリケーションまたは緊急停止アプリケーションについて、デッドタイムが問題となる場合がある。]
[0004] プロセストランスミッタは、１９７０年代まで遡ると、本来全てアナログであった。Ａ／Ｄコンバータおよびデジタルプロセッサがないので、これらのデバイスは、デッドタイムが実質的になく、動的入力信号に対して非常に迅速に応答した。残念ながら、今日の標準的な性能に比べると、それらの全性能は乏しい。]
[0005] デジタル的に補償されるデバイスの静的性能とデッドタイムがない全てアナログのデバイスの動的性能とを提供するプロセストランスミッタが必要である。]
[0006] 本発明の一態様において、プロセッサトランスミッタは、センサと、第１および第２の信号経路と、第１および第２の信号経路からの信号の関数としてトランスミッタ出力を生成する出力回路とを含む。第１の信号経路は、センサによって生成されたプロセス信号をデジタル的に補償するが、第２の信号経路は、プロセス信号をデジタル的に補償せず、あるいは、前記第１の信号経路よりも遅延が少ないプロセス信号を補償する。]
[0007] もう一つの態様では、プロセストランスミッタは、プロセスセンサと、アナログ−デジタルコンバータと、デジタル的に補償されたプロセス信号を生成するデジタル信号プロセッシングと、前記アナログ−デジタルコンバータの出力の一部分を通過させて高速度デジタル信号を生成するためのバンドパスフィルタとを含む。出力回路は、前記デジタルプロセッサからのデジタル的に補償された信号およびバンドパスフィルタからの高速度信号の関数としてトランスミッタ出力を生成する。]
図面の簡単な説明

[0008] 先行技術のデジタル的に補償されるプロセストランスミッタのブロック図である。
デジタル補償および拡張された動的性能を有するプロセストランスミッタのブロック図である。
図１の先行技術のプロセストランスミッタのモデルを示す図である。
ステップ入力への図３でモデル化された先行技術のトランスミッタの応答を示す時間の関数として標準化された出力のプロットである。
図２のプロセストランスミッタのモデルを示す図である。
図５でモデル化されたような図２のトランスミッタに対する時間の関数としての標準化された出力のプロットである。
図２のプロセストランスミッタに対する周波数の関数としての標準化された応答のグラフである。] 図１ 図２ 図３ 図５
実施例

[0009] 図１は、典型的なデジタル的に補償されたプロセストランスミッタ１０のブロック図を示し、このプロセストランスミッタ１０は、プロセスセンサ１２、アナログ−デジタル（Ａ／Ｄ）シグマデルタ変調器１４、デシメーティングデジタルローパスフィルタ１６、ホストプロセッサ１８、周囲温度センサ２０、アナログ−デジタル（Ａ／Ｄ）コンバータ２２、デジタル−アナログ（Ｄ／Ａ）コンバータ２４および出力回路２６を含む。] 図１
[0010] プロセスセンサ１２は、差圧、絶対圧、ゲージ圧、流体温度、液位、流量などのようなプロセス変数の関数として変化するプロセス信号を生成する。プロセスセンサ１２からのプロセス信号は、Ａ／Ｄシグマデルタ変調器１４によってデジタル化される。シグマデルタ変調器１４の出力は、高速度で低分解能の信号である。たとえば、シグマデルタ変調器１４からのデジタル化されたプロセス信号は、高速度の１ビットデータストリームであり得る。]
[0011] デシメーティングデジタルローパスフィルタ１６は、シグマデルタ変調器１４からのデジタル化されたプロセス信号のデータレートを低減し、信号内に存在するノイズのほとんど全てを除去する。ローパスフィルタリングされたデジタル化されたプロセス信号は、デジタル補償のためにホストプロセッサ１８に提供される。]
[0012] ホストプロセッサ１８は典型的にはマイクロプロセッサであり、デジタル化されたプロセス信号を線形化し、温度補償するために補正アルゴリズムを実行する。温度補償は、周囲温度センサ２０からの周囲温度信号に基づき、この周囲温度信号は、Ａ／Ｄコンバータ２２によってデジタル化され、ホストプロセッサ１８に提供される。また、ライン圧力補償も行われる。プロセス信号は、ユーザ較正スパンに適合するように、ホストプロセッサ１８によって所望の出力伝達関数に対してスケーリングされる。]
[0013] 図１に示されるプロセストランスミッタ１０において、ホストプロセッサ１８からの補償およびスケーリングされたプロセス信号は、Ｄ／Ａコンバータ２４により、アナログ信号へ変換される。出力回路２６は、感知されたプロセス変数の関数であるアナログ出力を提供するために、２ワイヤループを用いてプロセストランスミッタ１０とインターフェースする。プロセストランスミッタ１０が２ワイヤループに接続される典型的なシステムでは、アナログ出力は、４ミリアンペア（ゼロ）から２０ミリアンペア（フルスケール）まで変化するこができる。プロセストランスミッタ１０によって提供されたデジタル補償により、トランスミッタ出力を、非常に線形にするだけではなく温度補償することができ、それにより、静的入力状態について全誤差が非常に小さくなる。アナログプロセス信号のデジタル信号への変換し、それに続いて、プロセス変数を線形化し、温度補償し、かつ、スケーリングするためのデジタル補償することにより、ある量のデッドタイムが生成される。] 図１
[0014] 図２は、プロセストランスミッタ３０のブロック図であり、このプロセストランスミッタ３０は、拡張された動的性能とともにデジタル補償を提供する。この実施形態では、プロセストランスミッタ３０は、プロセスセンサ１２、Ａ／Ｄシグマデルタ変調器１４、デシメーティングデジタルローパスフィルタ１６、ホストプロセッサ１８，周囲温度センサ２０、Ａ／Ｄコンバータ２２、Ｄ／Ａコンバータ２４および出力回路２６のような、トランスミッタ１０と同じ多くのコンポーネントを含む。さらに、トランスミッタ３０は、バンドパスフィルタ３２を含み、このバンドパスフィルタ３２は、Ａ／Ｄシグマデルタ変調器１４の出力と出力回路２６との間に配置される。その結果、高速度データに対して追加の信号経路が、Ａ／Ｄシグマデルタ変調器１４（すなわち、デジタル化されたプロセス信号）から出力回路２６へ提供される。シグマデルタ変調器１４からのデジタル化されたプロセス信号はデッドタイムが実質的になく、さらに非常に高速である。プロセスセンサ１２として静電容量型圧力センサを用いると、動的プロセス外乱に対するシグマデルタ変調器１４の出力時のデジタル化されたプロセス信号の応答時間は、シグマデルタ変調器１４ではなく、機械センサシステムの応答時間によって決定することができる。たとえば、静電容量型センサは、２０ミリ秒程度の時定数を有することができるが、Ａ／Ｄシグマデルタ変調器１４の時定数は５ミリ秒未満である。] 図２
[0015] バンドパスフィルタ３２は、デジタル化されたプロセス信号の一部を、直接、Ａ／Ｄシグマデルタ変調器１４から出力回路２６へと通し、それにより、トランスミッタ出力が高速度信号に固有の高速度応答が引き継がれる。バンドパスフィルタ３２の高周波数遮断は、高速度信号の所望の部分を通すが、対象となる周波数より上に存在するノイズは遮断するように設定される。バンドパスフィルタ３２の低周波数遮断は、プロセストランスミッタ３０の周波数応答全体が望ましい範囲になるように設定される。出力回路２６は、ホストコンピュータ１８およびＤ／Ａコンバータ２４からの補償およびスケーリングされたプロセス信号（すなわち「遅い」信号経路）と、バンドパスフィルタ３２によってフィルタリングされたデジタル化されたプロセス信号（すなわち「速い」信号経路）との両方の関数として、トランスミッタ出力を生成する。たとえば、出力回路２６は、ホストプロセッサ１８からの精度の高い低速度情報と、バンドパスフィルタ３２からの精度の低い高速度情報とを合計することができる。必要に応じて、この２つの信号経路からの情報に、異なる重みを与えることができる。最終的には、静的精度が優れ、動的応答が優れた（すなわち、デッドタイムが最小で応答が速い）トランスミッタ出力が得られる。]
[0016] いくつかの実施形態では、デジタル補償によって提供された静的性能、またはバンドパスフィルタ３２からの高速度信号を含むことによって達成される拡張された性能のいずれかを選択する能力を有することが望ましい場合がある。それらの実施形態では、Ａ／Ｄシグマデルタ変調器１４と出力回路２６との間（バンドパスフィルタ３２の上流または下流のいずれか）の高速度つまり速い信号経路中に、スイッチを提供することができる。このスイッチは、ソフトウェア制御の下で、ホストプロセッサ１８を介してイネーブルまたはディスイネーブルすることができる。したがって、プロセストランスミッタ３０は、バンドパスフィルタ３２を含む速い信号経路からの高速度信号とホストプロセッサ１８を含む遅い信号経路からのデジタル的に補償された信号との両方を使用することによって、デジタル的に補償されるシステムの静的性能または拡張された動的性能を提供するように、ソフトウェア制御の下で構成することができる。]
[0017] バンドパスフィルタ３２は、アナログドメインまたはデジタルドメインのいずれかにおいて実施することができる。シグマデルタ変調器１４によって生成された高速度データについては、変調器１４の出力が、アナログ信号とデジタル信号の両方として働く。その結果、バンドパスフィルタ３２を用いて、アナログフィルタ手法またはデジタルフィルタ手法のいずれかをとることができる。高速度プロセス信号を厳密にデジタルまたは厳密にアナログの性質とすることができるその他の測定システムについては、バンドパスフィルタ３２は、高速度プロセス信号の性質に適合するように設計される。]
[0018] アナログフィルタは、非常に効率的であり得る。バンドパスフィルタ３２に必要とされるバンドパス機能を提供するため必要とされるのは、少数のレジスタおよびキャパシタのみである場合がある。]
[0019] プロセストランスミッタはしばしば、レンジダウン設定能力、すなわち、検知されたプロセスパラメータに対するトランスミッタ出力の感度を設定するためのユーザの能力を含む。プロセストランスミッタ３０内にレンジダウンコン設定能力を提供するためには、拡張された動的応答がデジタル的に補償された信号を発生させるために使用される任意のレンジダウンファクタで作動できるように、同様のスケーリング特徴がバンドパスフィルタ３２内に含まれなければならない。ホストプロセッサ１８は、所望の応答を達成するために、トランスミッタ３０のレンジダウンファクタにしたがってバンドパスフィルタ３２の利得を設定する。バンドパスフィルタ３２内のプログラム可能な利得関数は、バンドパスフィルタ３２がアナログタイプのフィルタである場合、たとえば演算増幅器およびその他のサポート回路を用いて実施することができる。デジタルバンドパスフィルタリングを使用する実施形態では、バンドパスフィルタ３２は、典型的には、速い信号経路からのアナログの「速い」信号が、遅い信号経路のＤ／Ａコンバータ２４からのアナログの遅い信号と出力回路２６で結合することができるように、高速度Ｄ／Ａコンバータとあわせてデジタル信号プロセッサを含む。デジタル実装形態では、スケーリングファクタを、デジタル信号プロセッサ中に組み込むことができ、スケーリングファクタの選択は、ホストプロセッサ１８によってデジタル信号プロセッサに提供される。]
[0020] プロセストランスミッタ３０はまた、様々なレベルに設定することできるユーザ選択可能なトランスミッタダンピングを含むことができる。実際には、これにより、遅い信号に関して、補償された経路の時定数を変えることができる。選択可能なダンピングの効果は、ユーザダンピングの関数としてバンドパスフィルタ３２の構成を変えることによって適合させることができる。ホストプロセッサ１８は、ユーザによって選択されたトランスミッタダンピングの関数として、バンドパスフィルタ３２の構成を制御することができる。]
[0021] バンドパスフィルタ３２を通過するデジタル化されたプロセス信号は、ホストプロセッサ１８によって実行されるデジタル補償を迂回するので、バンドパスフィルタ３２からの信号の精度が、いくらか損なわれることになる。しかしながら、ＤＣで（またはＤＣの近くで）バンドパスフィルタ３２を通過する信号は全くないので、トランスミッタ３０の静的精度が影響を受けることはない。トランスミッタ３０に関する基準精度検査および温度影響検査は、動的性能の改良が提供されていないトランスミッタ１０のようなデバイスと実質的に同じ性能を与えるべきである。]
[0022] しかしながら、トランスミッタの出力に到達するデジタル化されたプロセス信号の補償されていない部分に起因して、動的信号の精度は損なわれることになる。トランスミッタ出力を統合する応用例では、考慮する必要がある精度上の問題が存在する場合がある。]
[0023] 多くの場合における高速度デジタル化されたプロセス信号は、比較的ノイズが多い。バンドパスフィルタ３２は、このノイズの大部分を除去するが、複合アナログ出力ノイズが増加し得る可能性がある。近年の測定システムは、測定ノイズと応答時間または遅延との間のトレードオフを提供するものが多い。これは、その種のトレードオフのさらに別の例である。]
[0024] 高速度経路によって引き起こされる精度またはノイズの劣化が望ましくない場合、次いで、先に記載したスイッチメカニズムを使用して、高速度信号経路をディスエーブルすることができる。次いで、トランスミッタ３０は、図１に示された従来のアーキテクチャに戻る。] 図１
[0025] コンピュータベースのシミュレーションを使用して、図１のデジタル的に補償されるプロセストランスミッタ１０の性能を、図２の拡張された性能のプロセストランスミッタ３０と比較した。コンピュータシミュレーションは、Ｍａｔｌａｂ Ｓｉｍｕｌｉｎｋを使用して行われた。] 図１ 図２
[0026] 図３は、図１の先行技術のデジタル的に補償されるプロセストランスミッタ１０のモデルであるモデル１０Ｍを示す。モデル１０Ｍは、ステップブロック４０、デッドタイムブロック４２およびローパスブロック４４を含む。] 図１ 図３
[0027] モデル１０Ｍにおいて、入力はステップブロック４０によって表されるステップであり、時間ゼロにおける初期値が０であり、シミュレーションの持続時間の間、値「１」に増える。デッドタイムブロック４２は、１００ミリ秒の単純な遅延を入力に加える。ローパスブロック４４は、ローパスフィルタを信号に印加する。この場合、フィルタ時定数τは、１．６Ｈｚのローパス遮断周波数Ｆcに対応する１００ミリ秒に設定される。モデル１０Ｍの時間ドメイン応答は、図４に示される。] 図４
[0028] 図５に示されるモデル３０Ｍは、図２の拡張されたプロセストランスミッタ３０のモデルである。モデル１０Ｍとモデル３０Ｍに共通するモデル１０Ｍの要素（ステップ４０、デッドタイム４２およびローパス４４）が図５に示される。これらの要素は、遅い信号経路を形成して、図５で「遅い」と記された遅い精度保証された信号を生成する。] 図２ 図５
[0029] 高速度つまり速い信号経路は、モデル３０Ｍにも含まれる。図２のバンドパスフィルタ３２は、ローパスブロック４６およびハイパスブロック４８によってモデル化される。] 図２
[0030] ローパスブロック４６の利得は１．２５であり、時定数τは１００ミリ秒であり、遮断周波数ｆcは１．６Ｈｚである。実際には、これは、プロセスセンサ１２の機械的ダンピングの影響を受けるシグマデルタ変調器１４の出力となる。]
[0031] ハイパスブロック４８は、遮断周波数ｆcが２．１２Ｈｚを上回る信号を通過させる。ハイパスブロック４８の時定数τは７５ミリ秒である。ハイパスブロック４８を最適化して、望ましいアナログ出力特性が達成される。]
[0032] ローパスブロック４６とハイパスブロック４８は一緒に、中心周波数が１．８３７７Ｈｚであるバンドパスフィルタを生成する。通過帯域利得は０．５３５７であり、Ｑは０．４９４９である。]
[0033] 遅い（すなわち、デジタル的に補償された信号）経路の出力は遅い信号５０であり、速い（すなわち、高速度の補償されていない）信号経路の出力は速い信号５２である。加算器５４は、遅い信号５０と速い信号５２を結合させて、アナログ出力５６を生成する。加算器５４は、トランスミッタ３０の出力回路２６の機能をモデル化する。]
[0034] トランスミッタモデル３０Ｍのステップ応答が図６に示される。遅い信号波形５０は、図４と同じ応答を示す。図６に示された速い信号波形５２は、ローパスフィルタブロック４６およびハイパスフィルタブロック４８によってモデル化されるバンドパスフィルタ３２の応答を示す。速い信号経路にはデッドタイムがないので、速い信号５２はステップブロック４０からのステップ入力に直ちに応答する。しかしながら、１００ミリ秒の時点で、バンドパス応答はピークに達し、速い信号５２は減衰し始める。遅い信号経路のデッドタイムが終了したときに、遅い信号５０が上昇し始めるように設計される。] 図４ 図６
[0035] アナログ出力５６は、遅い信号５０と速い信号５２を合計することによって形成された複合信号である。アナログ出力信号５６は、０から１００ミリ秒までは速い信号５２に追従し、次いで、速い信号５２が、約５００ミリ秒から７００ミリ秒で減衰するまで速い信号５２から遅い信号５０へと遷移する。それに続いて、アナログ出力５６は遅い信号５０に追従する。]
[0036] 図７は、モデル化されたプロセストランスミッタ３０Ｍの振幅周波数応答を表すグラフである。モデル３０Ｍは線形要素で構成されるので、正弦波入力に対する応答も正弦波となる。図７からいくつかの考察が可能である。] 図７
[0037] 第一に、１．６Ｈｚの周波数おける振幅応答は約０．７である。これは、モデル３０Ｍにおける１．６Ｈｚローパスブロック４４および４６に関連する。１．６Ｈｚ未満では、減衰がほとんどまたは全くない。]
[0038] 第二に、ピーキングは約１０Ｈｚで起こる。これは、遅い信号経路のデッドタイム遅延が入力信号の周期に整合する場合である。速い信号経路に対して遅い信号経路において３６０度位相シフトさせると、それにより、２つの信号が同期して合計される。このピーキングが存在せず、モデル３０Ｍで（したがってトランスミッタ３０で）使用されるフィルタ構造をさらに詳細にすることによって、ピークが除去されるのが理想的である。]
[0039] 本発明のプロセストランスミッタは、デッドタイムを低減または除去する改良された動的性能を提供しつつ、デジタル的に補償されるトランスミッタの静的性能を提供する。デジタル的に補償される遅い信号経路だけでなく速い信号経路を提供し、速い信号経路と遅い信号経路の両方からの信号を使用してトランスミッタ出力を発生させることによって、プロセストランスミッタは、従来のアナログプロセストランスミッタの動的性能に近似する動的性能を提供しつつ、デジタル的に補償されるプロセストランスミッタの全性能を維持する。]
[0040] 上記に論じられた諸実施形態では、ハイパスフィルタ３２のみを含む速い信号経路が示される。他の実施形態では、速い信号経路は、動的精度の劣化を低減するために、速い信号の補償も含んでもよい。この補償は、遅い信号経路で使用されるデジタル補償アルゴリズムよりもより容易かつより速く実行される単純な補償アルゴリズムによって提供することができる。たとえば、遅い信号経路よりも１０倍速いアップデートを生成する速い信号経路について検討されたい。速い信号経路内の信号上でホストプロセッサ１８によって（たとえば、バンドパスフィルタ３２によってフィルタリングされた後で）実行される単純な補償アルゴリズムは、動的精度の劣化がより少ない改良された動的性能を提供することができる。]
[0041] 好ましい諸実施形態を参照して本発明を記載してきたが、本発明の趣旨および／または範囲から逸脱することなく形式的におよび詳細に変更を成し得ることが、当業者は理解するであろう。]

权利要求:

請求項1
プロセスパラメータの関数であるプロセス信号を生成するためのセンサと、前記プロセス信号がその中でデジタル的に補償される第１の信号経路と、前記プロセス信号の遅延が前記第１の信号経路よりも少ない第２の信号経路と、前記第１の信号経路および前記第２の信号経路から受信された信号の関数として、トランスミッタ出力を生成するための出力回路と、を備えるプロセストランスミッタ。
請求項2
前記出力回路が、前記第１の信号経路および前記第２の信号経路から前記信号を送信する、請求項１に記載されるプロセストランスミッタ。
請求項3
前記第２の信号経路がバンドパスフィルタを含む、請求項１に記載されるプロセストランスミッタ。
請求項4
前記バンドパスフィルタのパラメータが、トランスミッタレンジダウンファクタの関数として制御される、請求項３に記載されるプロセストランスミッタ。
請求項5
トランスミッタレンジダウンファクタの関数として制御された前記バンドパスフィルタの前記パラメータが、スケーリングパラメータである、請求項４に記載されるプロセストランスミッタ。
請求項6
前記バンドパスフィルタのパラメータが、ユーザ選択可能なダンピングの関数として制御される、請求項１に記載されるプロセストランスミッタ。
請求項7
前記第２の信号経路が、前記センサと前記出力回路との間に選択可能に接続できる、請求項１に記載されるプロセストランスミッタ。
請求項8
前記プロセス信号をアナログからデジタルに変換するためのアナログ−デジタルコンバータをさらに備える、請求項１に記載されるプロセストランスミッタ。
請求項9
前記第１および第２の信号経路が、前記アナログ−デジタルコンバータと前記出力回路との間に接続される、請求項８に記載されるプロセストランスミッタ。
請求項10
前記第１の信号経路が、デジタルローパスフィルタおよびデジタルプロセッサを含む、請求項９に記載されるプロセストランスミッタ。
請求項11
前記デジタルプロセッサが、周囲温度、線形性およびライン圧力のうち少なくとも１つについて前記プロセス信号を補償し、前記プロセス信号をスケーリングする、請求項１０に記載されるプロセストランスミッタ。
請求項12
プロセスパラメータの関数であるプロセス信号を生成するためのプロセスセンサと、前記プロセス信号をデジタル化するためのアナログ−デジタルコンバータと、前記デジタル化されたプロセス信号をデジタル的に補償するためのデジタルプロセッサと、前記アナログ−デジタルコンバータからの前記デジタル化されたプロセス信号をフィルタリングするためのバンドパスフィルタと、前記デジタル的に補償されたプロセス信号および前記フィルタリングされたプロセス信号の関数として、トランスミッタ出力を生成するための出力回路と、を備えるプロセストランスミッタ。
請求項13
前記出力回路が、前記デジタル的に補償されたプロセス信号と前記フィルタリングされたプロセス信号とを合計する、請求項１２に記載されるプロセストランスミッタ。
請求項14
前記出力回路が、前記トランスミッタ出力としてアナログ出力信号を生成する、請求項１２に記載されるプロセストランスミッタ。
請求項15
前記デジタルプロセッサが、前記バンドパスフィルタの１つまたは複数のパラメータを制御する、請求項１２に記載されるプロセストランスミッタ。
請求項16
前記デジタルプロセッサが、トランスミッタレンジダウンファクタの関数として、前記バンドパスフィルタのスケーリングパラメータを制御する、請求項１５に記載されるプロセストランスミッタ。
請求項17
前記デジタルプロセッサが、ユーザ選択可能なダンピングの関数として前記バンドパスフィルタのパラメータを制御する、請求項１５に記載されるプロセストランスミッタ。
請求項18
前記デジタルプロセッサが、前記バンドパスフィルリングされたプロセス信号が前記出力回路に供給されるかどうかを制御する、請求項１２に記載されるプロセストランスミッタ。
請求項19
前記アナログ−デジタルコンバータと前記デジタルプロセッサとの間に接続されるデシメーティングデジタルローパスフィルタをさらに備える、請求項１２に記載されるプロセストランスミッタ。